DIALOG(R) File 347: JAPIO (c) 2003 JPO & JAPIO. All rts. reserv.

04137897 \*\*Image available\*\*
SEMICONDUCTOR DEVICE

PUB. NO.: 05-129597 [ JP 5129597 A)

PUBLISHED: May 25, 1993 (19930525)

INVENTOR(s): SAKAMOTO MITSUZO

YOSHIDA ISAO

MORIKAWA MASATOSHI

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 03-291245 [JP 91291245]

FILED: November 07, 1991 (19911107)

INTL CLASS: [5] H01L-029/784; H01L-021/336

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: E, Section No. 1430, Vol. 17, No. 504, Pg. 64,

September 10, 1993 (19930910)

#### ABSTRACT

PURPOSE: To provide an LSI having a shielding structure of a power LDMOS transistor with a sense FET.

CONSTITUTION: A first conductivity type high concentration second semiconductor region 2 is provided on a first conductivity type first semiconductor region 1, and a second conductivity type fourth semiconductor region 3a isolated by a first conductivity type semiconductor region 4 so annularly formed as to reach the region 2 from the main surface of a semiconductor is used as a drain of the transistor. A plurality of first conductivity type fifth semiconductor regions 7b, 7c are formed in the region 3a, and at least one of them is used as a body of a mirror MOS transistor of a sense FET. Thus, an LDMOS shielding structure LSI can be realized without reducing the resistance of the sense FET.

DIALOG(R) File 351: Derwent WPI (c) 2003 Thomson Derwent. All rts. reserv.

009508720 \*\*Image available\*\*
WPI Acc No: 1993-202256/ 199325

XRPX Acc No: N93-155315

IC coexisted power and control element on same chip - includes lateral double diffusion MOS having sense FET in high concentration body region to obtain noise shielding effect NoAbstract

Patent Assignee: HITACHI LTD (HITA )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 5129597 A 19930525 JP 91291245 A 19911107 199325 B

Priority Applications (No Type Date): JP 91291245 A 19911107
Patent Details:
Patent No Kind Lan Pg Main IPC Filing Notes
JP 5129597 A 5 H01L-029/784

Abstract (Basic): JP 5129597 A

Dwg.1/6

Title Terms: IC; POWER; CONTROL; ELEMENT; CHIP; LATERAL; DOUBLE; DIFFUSION; MOS; SENSE; FET; HIGH; CONCENTRATE; BODY; REGION; OBTAIN; NOISE; SHIELD; EFFECT; NOABSTRACT

Derwent Class: U12; U13

International Patent Class (Main): H01L-029/784
International Patent Class (Additional): H01L-021/336

File Segment: EPI

Manual Codes (EPI/S-X): U12-D02A9; U12-Q; U13-D02

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-129597

(43)公開日 平成5年(1993)5月25日

(51) Int.Cl. <sup>5</sup> H 0 1 L 29/784	識別記号	庁内整理番号	FI			技術表示箇所
21/336		8225-4M 8225-4M	H01L	29/78	3 0 1 3 0 1	
			:	審査請求未	請求 請求項	の数4(全 5 頁)
(21)出願番号 特顯平3-291245		(71)出顧人	000005108 株式会社日立製作所			
(22)出顧日	平成3年(1991)11月	月7日	(72)発明者	東京都千代田区神田駿河台四丁目6番地 坂本 光道 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内		
			(72)発明者	吉田 功 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内		
			(72)発明者			1丁目280番地 研究所内
			(74)代理人	弁理士 小		


### (54) 【発明の名称】 半導体装置

## (57)【要約】

【目的】センスFET付パワーLDMOSトランジスタのシールド構造を有するLSIを提供することを目的とする。

【構成】第1導電型の第1半導体領域1上に第1導電型の高濃度の第2半導体領域2を設け、半導体主面から前配第2半導体領域2に達するように環状に形成した第1導電型の第3半導体領域4で分離された第2導電型の第4半導体領域3aをMOSトランジスタのドレインとし、第4半導体領域3a内に第1導電型の第5半導体領域7b、7cを複数個形成し、そのうちの少なくとも1つをセンスFETのミラー用MOSトランジスタのポディとした。

【効果】センスFETの耐圧を低下させないでLDMO Sシールド構造LSIが実現可能となる。 **1** 



1

#### 【特許請求の範囲】

【請求項1】第1導電型の第1半導体領域上に第1導電 型の第2半導体領域を設け、半導体主面から前記第2半 導体領域に達するように環状に形成した第1導電型の第 3半導体領域で分離された第2導電型の第4半導体領域 をMOSトランジスタのドレインとし、前記第4半導体 領域内に、前記第1半導体領域並びに前記第2半導体領 城並びに前記第3半導体領域とは接しない第1導電型の 第5半導体領域を複数個形成し、前記第5半導体領域の うちの少なくとも1つを電流検出用端子を有するMOS 10 は検討がなされてなかった。 トランジスタのボディとしたことを特徴とする半導体装

【請求項2】前記第1導電型の第5半導体領域のうち、 電流検出用端子を有するMOSトランジスタのボディと なる直下には前記第2半導体領域を設けないようにした ことを特徴とする請求項1記載の半導体装置。

【請求項3】前記第1導電型の第5半導体領域のうち、 電流検出用端子を有するMOSトランジスタのポディと なる直下には前記第2導電型の第4半導体領域より高濃 度の第2導電型の第6半導体領域を設けたことを特徴と 20 する請求項1記載の半導体装置。

【請求項4】横形2重拡散型MOSトランジスタにおい て、ドレイン領域の主要部を高濃度ポディ領域で分離 し、前記ドレイン領域内に電流検出用端子を有するMO Sトランジスタのソース用ポディ領域とミラー用ポディ 領域を設け、前記高濃度ポディ領域とソース用ポディ領 域の耐圧に比べ、前記高濃度ポディ領域とミラー用ポデ ィ領域の耐圧の方を高くしたことを特徴とする半導体装 置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置に係り、特 に、電力用素子と制御素子とが同一チップ上で共存した 集積回路半導体装置に関する。

[0002]

【従来の技術】従来、電力用素子として横型2重拡散M OSトランジスタ (以下LDMOSと呼ぶ) を用いた集 積回路半導体装置(IC)に関しては、高不純物濃度の ポディ領域でドレイン領域を囲んだLDMOSを有する 構造の例が、ザエレクトロケミカル ソサイアティ スプ 40 リング ミーティングのイクステンディド アプストラ クト VOL. 89-1 (1989年5月) 第472頁 から第473頁 (TheElectrochemical Society、 EXTEN DED ABSTRACTS, SPRING MEETING, VOL. 89-1May (198 9)、pp 472-473) において論じられている。この従来例 では、LDMOSの破壊耐量低下の要因となるドレイン と基板との間の寄生バイポーラトランジスタ動作を抑制 するために、前述の高濃度のボディ領域を設けている。

[0003]

【発明が解決しようとする課題】前記従来構造では半導 50 前記高濃度ポディ領域を除去すること、そしてミラー端

体基板とLDMOSのドレイン間に存在する寄生パイポ ーラトランジスタの電流利得を低減して、その動作を抑 飼する手法が述べられている。しかし、LDMOSのス イッチング動作により発生する雑音を防止する、いわゆ るシールド構造に関しては官及されてなかった。また、 LDMOSの電流検出を低損失で行うための電流検出端 子付き(センス)FETの実現方法に関しても考慮され てなかった。従って、IC構造の中で、センスFETを 有するLDMOS構造を実現する場合の問題点に関して

2

【0004】本発明の目的は、センスFETを有するし DMOSシールド構造の半導体装置を提供することにあ

[0005]

【課題を解決するための手段】上記目的を達成するため に、本発明の一実施形態によれば、第1導電型の第1半 導体領域(1)上に第1導電型の第2半導体領域(2) を設け、半導体主面から前配第2半導体領域(2)に達 するように環状に形成した第1導電型の第3半導体領域 (4) で分離された第2導電型の第4半導体領域(3 a)をMOSトランジスタのドレインとし、前配第4半 導体領域(3 a)内に、前記第1半導体領域(1)並び に前配第2半導体領域 (2) 並びに前配第3半導体領域 (4) とは接しない第1導電型の第5半導体領域(7 b、7c)を複数個形成し、前記第5半導体領域(7 b、7 c) のうちの少なくとも1つをセンスFETのミ ラー用MOSトランジスタのボディとしたことを特徴と するものである (第1図参照)。 さらに、本発明の好適 な実施形態によれば、前記センスFETのミラー用MO 30 Sトランジスタのポディ (7b) 直下には前記第2半導 体領域 (2) を設けないようにしたことを特徴とするも のである(図3参照)。

【0006】さらに、本発明の好適な他の実施形態によ れば、前記センスFETのミラー用MOSトランジスタ のボディ (7b) 直下には第2導電型の第6半導体領域 (11) を設けたものである(図4、図5参照)。

【0007】本発明の他の一実施形態によれば、ドレイ ン領域 (3 a) を囲む高濃度ポディ領域と前記ドレイン 領域(3 a)内に形成するセンスFETのソースと接続。 されるボディ領域 (7 c) との耐圧に比べ、高濃度ボデ ィ領域と前記ドレイン領域(3a)内に形成しセンスド ETのミラー端子と接続されるボディ領域(7b)との 耐圧を高くなるように形成した。(図1、図4、図5、 図6参照)

[0008]

【作用】本発明によれば、センスFETを有するLDM OSを高濃度ボディ領域で包含することにより、雑音シ ールド効果が達成される。また、センスFETとして働 くミラー端子用MOSトランジスタのポディ領域直下は 3

子用MOSトランジスタのポディ領域直下の低濃度ドレ イン領域を高濃度化すること、さらに、ミラー端子用M OSトランジスタのボディ領域直下のみ耐圧確保のため ドレイン領域を残すことにより、シールド構造のLDM OSにおいてもセンスFETのソース端子とミラー端子 の耐圧を向上することが可能であるという効果がある。 100091

【実施例】以下、本発明の実施例を図面に依り詳細に説 明する。

【0010】図1は本発明の第1の実施例の半導体装置 10 の断面図を示してある。本素子はソース接地型のLDM OSである。本構造は1Qcm以上の通常のP型半導体 基板 1 上に高濃度 P型埋込層 2 を形成し、環状の素子分 離用のP型拡散層4をP型埋込層2に達するように設 け、両者により分離されるN型エピタキシャル領域3a をドレインとし、素子分離領域でなおかつLDMOSの ポディ領域となっているP型拡散層4をソースと接続し てある。本構造では、多結晶シリコン層6がゲートで、 この多結晶シリコン層に対し自己整合的に形成したP型 拡散層7a、7b、7cをポディとし、N型拡散層9を 20 ソースとした。本実施例では素子の周辺部以外のボディ 領域には素子分離用のP型拡散層4を使用してないため ボディ領域の横方向拡散による面積増加を防止できる。 また、素子中央部のボディ領域はN型エピタキシャル領 域により分離された構造を実現できる。このため、半導 体基板1へのドレインの電位変動の影響をシールドで き、これにより素子の周辺に放出される雑音が低減でき るという効果がある。なお、本実施例では基板1がP型 のため基板がソース領域とは反対導電型の前述の従来例 の場合と異なり、ソースと基板との間に存在する寄生パ イポーラトランジスタの電流利得が大きくなるというこ とがない。

【0011】図2は本発明のLDMOSのセンスFET の等価回路である。ソースとドレインが接続された被電 流検出用MOSトランジスタ(本体部)100、102 と電流検出用MOSトランジスタ (ミラー部) 101か らなり、電流検出用MOSトランジスタ101と被電流 検出用MOSトランジスタ100、102のゲート幅の 比を例えば1対10程度以上に設定するとソース電圧が ほぼ等しい場合、ソース電流の比が両者のゲート幅の比 40 となる。電流検出用のMOSトランジスタ102のソー ス10bと被電流検出用MOSトランジスタのソース1 0 a、10 c との間には通常抵抗を接続し、電流検出用 のMOSトランジスタのソース電流による抵抗両端の電 圧を測定することによりドレイン電流を検出する。この ため、被電流検出用MOSトランジスタのソース10a と10cの耐圧は不要であるが、電流検出用のMOSト ランジスタのソース10bと被電流検出用MOSトラン ジスタのソース10aの耐圧は必要である。すなわち、

と被電流検出用MOSトランジスタのボディ7cの耐圧 は不要であるが、電流検出用のMOSトランジスタのボ ディフbとの耐圧は高くする必要がある。

【0012】図3は本発明の第2の実施例の半導体装置 の断面図を示してある。本実施例では、電流検出用MO Sトランジスタのソースと被電流検出用MOSトランジ スタのソースとの耐圧向上のため電流検出用MOSトラ ンジスタのボディ下のみ高濃度P型埋込層2を除いてあ る。すなわち、10bをミラー用MOSトランジスタ (電流検出用MOSトランジスタ) のソース電極とし、 10aと10cを本体のMOSトランジスタ(被電流検 出用MOSFETトランジスタ)のソース電極とした図 2で示すようなソース接地型のセンスFETを実現した 場合に、ソース端子とミラー端子の耐圧を高くすること が可能となる。本実施例ではミラー用MOSトランジス 夕のボディ領域直下には低抵抗ボディ領域がないが、主 要ドレイン領域を低抵抗ポディ領域で包含してあるため シールド効果を保つことが可能である。即ち、本実施例 のドレイン領域は高濃度素子分離領域4と高濃度P型埋 込層2でほぼ取り囲んだN型エピタキシャル領域3aに 形成してあるため、ドレイン電圧が高速に変動したり誘 導性負荷のためグランド電圧以下に下がった場合にも高 濃度のP型ポディ領域がグランド電位に対し低インピー ダンスで固定される。図4は本発明の第3の実施例の半 導体装置の断面図を示してある。本実施例では電流検出 用MOSトランジスタのソースと被電流検出用MOSト ランジスタのソースとのパンチスル一耐圧向上のための 第2の実施例に高濃度N型埋込層11を追加した実施例 である。ここでN型埋込層11にリン、P型埋込層2に ポロンを用いると埋込層のピーク濃度はP型埋込層が高 く、拡散層のわき上がり量はN型埋込層の方が大きく設 定できるためドレインのシールドはP型拡散層4とP型 埋込層2で行いソースと基板とのパンチスルー耐圧はN 型埋込層11で行うことが可能である。

【0013】図5は本発明の第5の実施例の半導体装置 の断面図を示してある。本実施例では電流検出用MOS トランジスタのソースと被電流検出用MOSトランジス タのソースとのパンチスルー耐圧向上のため第4の実施 例に高濃度N型埋込層11を電流検出用MOSトランジ スタのソース直下のみに追加した。これによりドレイン のシールドはP型拡散層4とP型埋込層2で行いソース と基板とのパンチスルー耐圧はN型埋込層3で行うこと が可能である。

【0014】図6は本発明の第6の実施例の半導体装置 の断面図を示してある。本実施例では被電流検出用MO Sトランジスタのボディ領域に電流検出用MOSトラン ジスタのボディ領域用拡散層7より深くP型拡散層12 を形成している。これにより、被電流検出用MOSトラ ンジスタのボディ領域の抵抗を低減し、破壊強度を増加 図1の実施例ではシールド用の低抵抗ボディ領域2、4 50 した。P型拡散層12がシールド用の高濃度埋込拡散層

30

特開平5-129597

(4)

2 に達するように形成した場合には大電流素子の中央部 でのシールド領域の電位変動を防止することが可能であ

【0015】本発明の他の一実施形態によれば、前配第 1導電型の第1半導体領域(1)の比抵抗を0.5Qc m以下に選定することにより、前記第2半導体領域 (2) を省略できる場合がある。

# [0016]

【発明の効果】本発明によれば、ドレインを高濃度ポデ ィ領域で包含する雑音シールド構造のLDMOSトラン 10 ジスタにおいても良好なセンスFETを実現できるとい う効果がある。

【図面の簡単な説明】

- 【図1】本発明の第1の実施例の半導体装置
- 【図2】本発明の実施例の等価回路
- 【図3】本発明の第2の実施例の半導体装置

【図4】本発明の第3の実施例の半導体装置


【図 5 】本発明の第4の実施例の半導体装置

【図6】本発明の第5の実施例の半導体装置 【符号の説明】


1…P型半導体基板、2…P型埋込層、3a、3b…N 型エピタキシャル層、4…素子分離用P拡散層、5…絶 縁層、6…多結晶シリコン層、7a、7c…被電流検出 用MOSトランジスタのボディ、7 b…電流検出用MO Sトランジスタのポディ、8、12…P型拡散層、9… N型拡散層、10a、10c…ソース電極層(被電流検 出用MOSトランジスタ)、10 d…ドレイン電極層、 10b…ミラー電極層(電流検出用MOSトランジス 夕)、11…N型埋込層、100、101…被電流検出 用MOSトランジスタ、102…電流検出用MOSトラ ンジスタ。

【図1】

1



[図2]



[図4]

(図3)

